Projektverlauf
CeCaS ist in 9 technische Arbeitspakete (AP) gegliedert. Jedes AP hat eine Doppelleitung: Industriepartner / akademischer Partner. Grundlegend hat das Projekt den Anspruch, konkrete Ansätze für komplett neue Automotive-qualifizierte Hochleistungsprozessoren für anspruchsvolle Steueraufgaben im Fahrzeug und künftige Central Car Server zu schaffen. Das Ergebnis der Forschungsarbeiten (TRL2-5) wird mit einem CarServer Demonstrator im Fahrzeug validiert.
AP1: Anforderungen an künftige Fahrzeuge & Automotive Systemarchitektur inkl. CloudAnbindung
In diesem Arbeitspaket werden die System-, Komponenten- und Methodenanforderungen, die von den Partnern kommen, aufgenommen und strukturiert. Die Partner arbeiten an den Architekturelementen, die für die Anforderungszuordnung und -verfeinerung auf verschiedenen Ebenen zuständig sind. Diese Elemente werden in eine gemeinsame Systemarchitektur eingebunden, die hier festgelegt und regelmäßig angepasst wird.
AP2: Automotive Supercomputing Plattform – Central Car Server (CeCaS)
Spezifikation und Definition der Systemarchitektur für den CentralCarServer (ECU-Plattformfamilie, Module) sowie der Schnittstellen (siehe Abbildung), relevanten Sensoren und der relevanten Mechanik inklusive Konzeption von Kühlung, Gehäuse sowie Aufbau eines CentralCarServers wie in Ziel 2 beschrieben.
AP3: Automotive HighPerformance Processor in hochskalierter FinFET Technologie
In diesem Arbeitspaket wird ein automotiv-qualifizierbaren High Performance Prozessor für den zentralen Car Computer entwickelt. Das AP definiert eine Plattform- und SoC Architektur und erforscht Schlüsselkomponenten für eine performante und sichere Speicherarchitektur. Der Prozessor wird als SoC in einer FinFET CMOS Technologie als Test-Chip mit einem ausgewählten Funktionsumfang realisiert und demonstriert. Entwicklungsziele sind hohe Energieeffizienz, hohe Rechenperformance, sichere Kommunikation, skalierbare und flexible SoC Architektur und ein resilientes Verhalten gegenüber diversen Fehlermechanismen.
AP4: Hardware-Beschleuniger
AP4 entwickelt Hardwarebeschleuniger für automotive-qualifizierte Hochleistungsplattformen. Ziel ist, zukünftige Anwendungen wie autonomes Fahren zu ermöglichen. Dazu werden Beschleunigerkonzepte aus Anwendungen abgeleitet, implementiert und getestet. Außerdem wird die optimale Rechenlastverteilung zwischen sensornaher und Car-Server-zentrierter Datenverarbeitung erforscht. Desweitern wird die sparsame Prozessierung von eventgetriebenen Sensorsignalen auf neuromorpher Hardware untersucht.
AP5: Softwarearchitektur
Das Arbeitspaket Softwarearchitektur untersucht die logische Architektur für moderne Car-Server, Schnittstellen zwischen SW- und HW-Komponenten, entwickelt Werkzeuge zur Programmierung und überprüft zugehörige Anforderungen. Ziel ist eine zukunftssichere Software-Systemarchitektur für zentralrechnerorientierte Fahrzeugsteuerungen, die verschiedene technische Anforderungen erfüllt und unterschiedliche Software-Typen, Sensor-Topologien, Spezialprozessoren und nichtfunktionale Eigenschaften integriert.
AP6: Core-Modul-HW und AVT mit optimiertem Thermo- und Zuverlässigkeitsmanagement
AP 6 Erforscht, Bewertet und Optimiert der Core-Modul-HW und innovativen Hochleistungs-Aufbau- und Verbindungs-Techniken (AVT) für die Integration der Komponenten hin zur Automotive Supercomputing Plattform zum Erreichen der Anforderungen des vollautomatischen Fahrens hinsichtlich Performanz, Zuverlässigkeit und Kosten.
AP7: HW/SW-Codesign - Entwurfsumgebungen und Prozesse
Dieses Arbeitspaket entwirft eingebettete Systeme durch gleichzeitige HW/SW-Interaktion. Es bietet frühzeitige Informationen und bewertet HW/SW-Lösungen auf hoher Ebene. Es leitet Systemanforderungen aus AP1 ab und modelliert SoC-Komponenten wie Prozessor oder KI-Beschleuniger. Es ermöglicht modellbasierte Evaluation, Partitionierung, Sicherheits- und Leistungsanalyse.
AP8: Roadmapping, Qualifizierung & Standardisierung
Neue Technologien wie Künstliche Intelligenz brauchen neue Standards. ISO 26262 und PAS/ISO 21448 sichern Fehlervermeidung und beabsichtigte Funktionalität. Zukünftige Standards müssen beide Aspekte vereinen. Künstliche neuronale Netze können durch Fault-Aware Training redundanter werden. Nur kritische Berechnungen brauchen Safety-Mechanismen. Die Projektergebnisse sollen in Standards einfließen. Adaptive Systeme, Rückfall-Systeme und Graceful Degradation werden wichtiger. Zuverlässige HW Core-Systems sind kritisch für Fahrfunktionen.
AP9: Demonstration - Fahrzeug, Labor, HIL
CeCaS-CentralCarServer mit neuem Hochleistungsprozessor-Demonstrator wird in allen Schritten und Teilfunktionen validiert und verifiziert. AP9 konzentriert sich auf Demonstratoren, Tests und Evaluierung. Prüfstände und Demonstratoren für verschiedene Integrationsumfänge werden genutzt. Systemkomponenten und (teil-)integriertes System werden im Fahrzeug demonstriert.
-
AP1: Anforderungen an künftige Fahrzeuge & Automotive Systemarchitektur inkl. CloudAnbindung
In diesem Arbeitspaket werden die System-, Komponenten- und Methodenanforderungen, die von den Partnern kommen, aufgenommen und strukturiert. Die Partner arbeiten an den Architekturelementen, die für die Anforderungszuordnung und -verfeinerung auf verschiedenen Ebenen zuständig sind. Diese Elemente werden in eine gemeinsame Systemarchitektur eingebunden, die hier festgelegt und regelmäßig angepasst wird. -
AP2: Automotive Supercomputing Plattform – Central Car Server (CeCaS)
Spezifikation und Definition der Systemarchitektur für den CentralCarServer (ECU-Plattformfamilie, Module) sowie der Schnittstellen (siehe Abbildung), relevanten Sensoren und der relevanten Mechanik inklusive Konzeption von Kühlung, Gehäuse sowie Aufbau eines CentralCarServers wie in Ziel 2 beschrieben. -
AP3: Automotive HighPerformance Processor in hochskalierter FinFET Technologie
In diesem Arbeitspaket wird ein automotiv-qualifizierbaren High Performance Prozessor für den zentralen Car Computer entwickelt. Das AP definiert eine Plattform- und SoC Architektur und erforscht Schlüsselkomponenten für eine performante und sichere Speicherarchitektur. Der Prozessor wird als SoC in einer FinFET CMOS Technologie als Test-Chip mit einem ausgewählten Funktionsumfang realisiert und demonstriert. Entwicklungsziele sind hohe Energieeffizienz, hohe Rechenperformance, sichere Kommunikation, skalierbare und flexible SoC Architektur und ein resilientes Verhalten gegenüber diversen Fehlermechanismen. -
AP4: Hardware-Beschleuniger
AP4 entwickelt Hardwarebeschleuniger für automotive-qualifizierte Hochleistungsplattformen. Ziel ist, zukünftige Anwendungen wie autonomes Fahren zu ermöglichen. Dazu werden Beschleunigerkonzepte aus Anwendungen abgeleitet, implementiert und getestet. Außerdem wird die optimale Rechenlastverteilung zwischen sensornaher und Car-Server-zentrierter Datenverarbeitung erforscht. Desweitern wird die sparsame Prozessierung von eventgetriebenen Sensorsignalen auf neuromorpher Hardware untersucht. -
AP5: Softwarearchitektur
Das Arbeitspaket Softwarearchitektur untersucht die logische Architektur für moderne Car-Server, Schnittstellen zwischen SW- und HW-Komponenten, entwickelt Werkzeuge zur Programmierung und überprüft zugehörige Anforderungen. Ziel ist eine zukunftssichere Software-Systemarchitektur für zentralrechnerorientierte Fahrzeugsteuerungen, die verschiedene technische Anforderungen erfüllt und unterschiedliche Software-Typen, Sensor-Topologien, Spezialprozessoren und nichtfunktionale Eigenschaften integriert. -
AP6: Core-Modul-HW und AVT mit optimiertem Thermo- und Zuverlässigkeitsmanagement
AP 6 Erforscht, Bewertet und Optimiert der Core-Modul-HW und innovativen Hochleistungs-Aufbau- und Verbindungs-Techniken (AVT) für die Integration der Komponenten hin zur Automotive Supercomputing Plattform zum Erreichen der Anforderungen des vollautomatischen Fahrens hinsichtlich Performanz, Zuverlässigkeit und Kosten. -
AP7: HW/SW-Codesign - Entwurfsumgebungen und Prozesse
Dieses Arbeitspaket entwirft eingebettete Systeme durch gleichzeitige HW/SW-Interaktion. Es bietet frühzeitige Informationen und bewertet HW/SW-Lösungen auf hoher Ebene. Es leitet Systemanforderungen aus AP1 ab und modelliert SoC-Komponenten wie Prozessor oder KI-Beschleuniger. Es ermöglicht modellbasierte Evaluation, Partitionierung, Sicherheits- und Leistungsanalyse. -
AP8: Roadmapping, Qualifizierung & Standardisierung
Neue Technologien wie Künstliche Intelligenz brauchen neue Standards. ISO 26262 und PAS/ISO 21448 sichern Fehlervermeidung und beabsichtigte Funktionalität. Zukünftige Standards müssen beide Aspekte vereinen. Künstliche neuronale Netze können durch Fault-Aware Training redundanter werden. Nur kritische Berechnungen brauchen Safety-Mechanismen. Die Projektergebnisse sollen in Standards einfließen. Adaptive Systeme, Rückfall-Systeme und Graceful Degradation werden wichtiger. Zuverlässige HW Core-Systems sind kritisch für Fahrfunktionen. -
AP9: Demonstration - Fahrzeug, Labor, HIL
CeCaS-CentralCarServer mit neuem Hochleistungsprozessor-Demonstrator wird in allen Schritten und Teilfunktionen validiert und verifiziert. AP9 konzentriert sich auf Demonstratoren, Tests und Evaluierung. Prüfstände und Demonstratoren für verschiedene Integrationsumfänge werden genutzt. Systemkomponenten und (teil-)integriertes System werden im Fahrzeug demonstriert.
Fördergeber Bundesministerium für Bildung und Forschung Elektronik und
Softwareentwicklungsmethoden für die Digitalisierung der Automobilität (Mannheim) unter dem Förderkennzeichen: 16ME0800K
Projektverlauf
Partner
Blog
Kontakt
